كشفت شركتا ”سامسونغ“ و“IBM“ النقاب عن تصميم جديد لتكديس ”الترانزستور“ على الرقائق بجميع أنواعها وكذلك المعالجات الحديثة، الذي ستكون له مزايا مهمة، مثل تقليل استهلاك الطاقة وكسر قيود الأداء.

وبحسب ما أفادت صحيفة ”الإسبانيول“ الإسبانية، فإن هذا التصميم سيسمح للمصنعين بالتغلب على ”قانون مور“، الذي يحدد تضاعف عدد ”الترانزستورات“ عبر الرقاقة كل عامين تقريبا، في حين يبقى سعر الشريحة على حاله.

وتعتمد التصاميم الحالية على تكديس ”الترانزستورات“ على الرقاقة أفقيا، مما يجعل التيار ينتقل من جانب إلى آخر في الرقاقة.

لكن التصميم الجديد سيغير هذه الفلسفة وسيجعل تأثير مجال النقل عموديا ”VTFET“، حيث تكون الرقائق بشكل عمودي مع بعضها البعض، ويتدفق التيار عموديا.

وسيكون تصميم ”VTFET“، الذي كشفت عنه سامسونغ و“IBM“ خلال الاجتماع الدولي للأجهزة الإلكترونية ”IEDM“ في سان فرانسيسكو بالولايات المتحدة، قادرا على مضاعفة السرعة في المعالجات وتقليل استهلاك الطاقة بنسبة 85%.

وأوضحت شركة سامسونغ أن ”هذا التصميم لن يتجاوز رقائق أكثر كثافة من نانومتر واحد، ويتضمن أيضا تحسينات في الأداء أو الاستقلالية“.

وقالت الشركة إنه ”يمكن أن تستمر الهواتف الذكية التي تتبنى هذا التصميم لمدة أسبوع بشحن بطارية واحد فقط“.

وتتعهد ”سامسونغ“ و“IBM“ بأنه من خلال التغلب على هذه القيود يتم التغلب أيضا على قيود الأداء التي يحددها التصميم القياسي، إلا أن هذه التحسينات يجب أن تطبق إما في مجال الاستقلالية أو الأداء.

وسلطت الشركتان الضوء على العديد من التحسينات التي يتضمنها تصميم ”VTFET“، الذي سيجعل التنقيب عن العملات الرقمية عملية أكثر كفاءة.

وتؤكد الشركتان أيضا أن التصميم الجديد يمكن أن يجعل بعض المهام كثيفة استخدام الطاقة، بما في ذلك التشفير، أكثر كفاءة في استخدام الطاقة، وبالتالي أقل تأثيرا على البيئة.

لكن لسوء الحظ، سيستغرق الأمر بعض الوقت، ولم توضح سامسونغ و“IBM“ موعد طرح التصميم الجديد تجاريا، كما لم يتم تحديد متى سيختار المصنعون هذا التصميم.